Synopsys端到端低功耗解决方案

SNUG China 2021 2021 32 页

Synopsys端到端低功耗解决方案

会议: SNUG China 2021 日期: 2021年9月28日作者: 李昂, Synopsys应用工程师经理页数: 32 源文件: SNUG_TPC_LowPower_Zhou_新思科技应用工程师经理李昂 2021年9_paper.pdf

概述

本演示介绍Synopsys覆盖从软件到硅的完整端到端低功耗解决方案。能效必须在每个设计阶段解决——从架构级、RTL级、实现级到签核级。UPF 统一功耗格式贯穿整个设计流程捕获关键电源意图。

1. 当前功耗流程

能效必须在每个设计阶段解决：

阶段	策略
软件层	功耗感知应用
OS/固件层	功耗感知OS、固件
架构层	功耗管理、DVFS、系统组件
RTL（设计）层	微架构、功耗高效RTL
实现层	逻辑级、晶体管级、布局级
工艺技术层	库、宏、器件/晶体管、材料

关键发现：

- 软件决定了功耗的关键活动 - 在FinFET器件中动态功耗（由活动驱动）占主导 - 需要使用真实系统级Workload进行快速分析和功耗分析 - 功耗是性能和扩展的限制因素 - 先进节点中物理效应变得主导 - 功耗驱动电源完整性（IR Drop 电压降、EM）、热效应

2. Workload与功耗分析

识别低功耗Bug需要运行软件Workload

- 小型测试不能暴露实际Workload驱动的功耗Bug - 硅前测试需要真实的固件和OS - 必须使用仿真并在数百万或数十亿周期内验证功耗 - 硅前功耗验证实现了实际硅片无法做到的调试能力

功耗分析工具链：

- ZeBu — 基于仿真的功耗分析 - SpyGlass Power — RTL级功耗估计 - PrimeTime PX — 门级功耗签核

3. 功耗优化流程

多级功耗优化：

架构级： - DVFS（动态电压频率调节） - 电源域划分 - 电源门控策略

RTL级： - 时钟门控插入 - 操作数隔离 - 内存访问优化

综合级： - 多阈值电压(Multi-Vt)优化 - 功耗感知综合 - 数据通路优化

物理实现级： - Fusion Compiler功耗感知布局布线 - 电源网络综合 - 去耦电容插入

优化结果：

- 动态功耗显著降低 - 漏电功耗通过Multi-Vt和电源门控控制 - 时序和面积的权衡优化

4. 功耗管理

全面的功耗管理策略：

设计内功耗管理： - UPF 统一功耗格式定义电源意图 - 多电压域设计 - 动态电源关断

运行时功耗管理： - DVFS控制 - 时钟频率缩放 - 热管理

签核与分析： - 静态功耗分析（平均功耗） - 动态功耗分析（峰值功耗、波形） - 电源完整性分析（IR Drop、EM）

Synopsys端到端功耗解决方案的优势：

1. 统一的UPF电源意图贯穿全流程 2. 从RTL到GDSII的连续功耗分析 3. 多级优化的协同效应 4. 真实Workload驱动的功耗验证 5. 硅验证的功耗估计精度

图片索引

本文共277张图片（PPT演示文稿），存放于 SNUG_TPC_LowPower_Zhou_新思科技应用工程师经理李昂_2021年9_paper_images/ 目录。

第1页: 标题页 — 端到端的低功耗解决方案 第2页: 保密信息声明 第3-4页: 议程：功耗流程、Workload分析、优化流程、功耗管理 第5页: 能效必须在每个设计阶段解决 第6页: 识别低功耗Bug需要运行SW Workloads 第7-10页: 当前功耗流程详解 第11-18页: Workload与功耗分析 第19-26页: 功耗优化流程 第27-31页: 功耗管理策略 第32页: 总结